Al centro di ogni smartphone più sottile, modulo di alimentazione più potente e pacchetto 3D più denso si trova un wafer ultrasottile—spesso levigati a meno di 100 µm. Raggiungere uno spessore minimo così elevato senza crepe, deformazioni o danni superficiali richiede una sequenza strettamente integrata di montaggio del wafer, levigatura del lato posteriore, pulizia e taglio. Con la rapida adozione di SiC e GaN Per i dispositivi destinati ai veicoli elettrici e alle infrastrutture 5G, le sfide si fanno ancora più ardue: questi materiali duri e fragili richiedono tecnologie di taglio specializzate e un rigoroso controllo della contaminazione. GeekValue offre una suite completa di apparecchiature per la lavorazione dei wafer, dal montatore al rettificatore, dalla sega per il taglio al pulitore, progettate per garantire rese elevate su linee da 8 e 12 pollici.
Fase 1: Applicazione del nastro protettivo - La base Zero-Damage
Prima di qualsiasi assottigliamento o taglio, un nastro di taglio protettivo UV o non UV viene laminato sulla parte anteriore del wafer. Una singola bolla intrappolata sotto il nastro può creare un punto di concentrazione di stress, che porta a microfratture durante la molatura. GeekValue's montatore di wafer Utilizza un modulo di laminazione a rulli proprietario con un intervallo di tensione controllato da 0,5 N a 5 N, che si regola in tempo reale in base allo spessore e al materiale del wafer. Un sistema di visione ispeziona l'interfaccia di laminazione con una risoluzione di 10 µm e scarta qualsiasi wafer con bolle di diametro superiore a 50 µm.
Per wafer ultrasottili (spessore target < 50 µm), in genere raccomandiamo unprocesso a due nastri: un nastro di protezione superficiale sul lato anteriore e un nastro di supporto rigido o un supporto in vetro sul lato posteriore. I nostri sistemi di montaggio possono applicare entrambi i nastri in sequenza in un unico ciclo automatizzato senza intervento manuale. In una valutazione indipendente condotta da una delle principali fonderie MEMS europee, il sistema di montaggio con nastro di GeekValue ha ridotto del 34% le scheggiature dei bordi causate dalla molatura rispetto a un metodo di laminazione manuale di riferimento.
Fase 2: Rettifica del lato posteriore: controllo del TTV e dei danni sottosuperficiali.
La rettifica dei wafer rimuove il silicio (o SiC/GaN) in massa dal lato posteriore utilizzando una mola abrasiva a grana grossa seguita da una mola lucidante a grana fine. La metrica chiave qui è Variazione totale dello spessore (TTV)—la differenza tra i punti più spessi e più sottili sul wafer. Per i wafer da 12 pollici che mirano a uno spessore finale di 80 µm, GeekValue GV‑WG950 Il macinino fornisce costantemente un TTV di ≤ 2,0 µm.
Macinazione con alimentazione continua o con alimentazione a flusso lento: quale scegliere?
| Parametro | Macinazione in ingresso | Macinazione a avanzamento lento |
|---|---|---|
| Tasso di rimozione del materiale | Fino a 200 µm/min | Fino a 10 µm/min |
| profondità del danno sotterraneo | ~1 – 3 µm | < 0,5 µm |
| Applicazione tipica | Diradamento di massa prima della finitura finale | Lucidatura finale antistress |
| Granulometria della ruota (#) | #320 – #2000 | #4000 – #8000 |
Le rettificatrici GeekValue integrano entrambe le fasi su un unico mandrino con cambio automatico della mola, consentendo una sequenza di "sgrossatura + lucidatura fine" senza intervento dell'operatore. Per i wafer di SiC, dove la durezza del materiale (Mohs 9,5) riduce drasticamente la durata della mola, le nostre rettificatrici utilizzano un sistema di ravvivatura della mola in linea che ripristina l'affilatura ogni 50 wafer. Ciò prolunga la durata della mola diamantata di circa il 40% e mantiene stabile il TTV (Time To Value) per un intero turno di produzione.
Riduzione delle tensioni mediante lucidatura a secco e integrazione CMP
Anche con una macinazione a grana fine, un strato di danneggiamento sottosuperficiale Il materiale residuo (tipicamente silicio amorfo o microfratturato) viene rimosso. Se non trattato, riduce la resistenza alla frattura del chip e può causare deformazioni dopo l'assottigliamento. Il modulo di post-rettifica di GeekValue utilizza una mola di lucidatura a secco per rimuovere circa 1-2 µm di materiale danneggiato, ripristinando l'integrità della superficie. Per i clienti che puntano alla massima resistenza del chip (ad esempio, per i moduli di potenza per il settore automobilistico), offriamo un'interfaccia con gli strumenti CMP a valle, con una movimentazione dei wafer progettata per evitare impatti sui bordi.
Fase 3: Pulizia del wafer - Rimozione delle particelle per un taglio impeccabile
Dopo la rettifica, la superficie del wafer è contaminata da polvere di silicio, residui di fluido di rettifica e tracce di metalli. Il taglio genera ulteriormente particelle fini. Una pulizia accurata è essenziale prima dell'ispezione, del fissaggio del die o del bonding. GeekValue's sistema di pulizia di wafer singoli utilizza una combinazione di agitazione megasonica (1,2 MHz), getti di acqua deionizzata ad alta pressione (fino a 8 MPa) e una chimica alcalina a bassa concentrazione (pH 8,5) per sollevare e rimuovere le particelle fino a 0,1 µm senza danneggiare il fragile wafer assottigliato.
La nostra ricetta per la pulizia di wafer da 12 pollici con uno spessore di 100 µm:
Pre-risciacquo: Lavaggio con acqua deionizzata per 15 secondi a 500 giri/min.
Erogazione di sostanze chimiche: 40 secondi di soluzione diluita equivalente a SC‑1 a 40°C con ultrasuoni attivati.
Risciacquo principale: 60 secondi di acqua deionizzata a 1.200 giri/min, getto laterale attivato.
Asciutto: Centrifuga con atmosfera di azoto per 90 secondi, velocità di rotazione fino a 3.000 giri/min.
L'ispezione delle particelle dopo la pulizia (utilizzando un sistema KLA-Tencor Surfscan) mostra di routine < 10 particelle aggiunte di dimensioni ≥ 0,2 µm per wafer, preparando la superficie per l'attivazione al plasma o per la saldatura.
Fase 4: Taglio a cubetti: tagli netti su silicio, SiC e GaN
Il taglio separa il wafer in singoli chip. Le sfide si moltiplicano con il materiale: il silicio è relativamente tollerante, ma SiC e GaN sono soggetti a scheggiature e propagazione di crepe. La piattaforma di taglio di GeekValue, GV‑DS650, accetta sia il taglio con lama diamantata che la scanalatura laser (con modulo laser opzionale), coprendo una dimensione del substrato da 6 a 12 pollici in un unico chassis.
Taglio a lama per silicio ad alto volume
Per i wafer di silicio, il taglio a doppio mandrino con lama diamantata legata con resina è il metodo più conveniente. La nostra sega raggiunge una larghezza di taglio stretta come 30 µm Utilizzando una lama da 25 µm, si riduce significativamente la larghezza della strada necessaria e si aumenta il numero lordo di chip per wafer. Una telecamera CCD con risoluzione di 1 µm misura l'usura della lama in tempo reale, regolando automaticamente la profondità di taglio. La dimensione del chip su wafer di silicio spessi 780 µm rimane al di sotto 5 µm (lato superiore) anche dopo 10.000 tagli: un dato di stabilità ottenuto grazie allo smorzamento attivo delle vibrazioni nell'alloggiamento del mandrino.
Scanalatura laser e taglio furtivo per materiali duri e fragili
I wafer di SiC e GaN richiedono un approccio diverso. L'elevata durezza provoca una rapida usura della lama e la formazione di microfratture lungo il bordo di taglio. Il modulo di taglio laser di GeekValue utilizza un laser pulsato a nanosecondi (355 nm) per ablare inizialmente un solco profondo 15-20 µm; un successivo taglio meccanico con lama separa quindi i chip con una forza minima. Questo processo ibrido riduce le scheggiature di oltre l'80% rispetto al taglio con sola lama, come dimostrato in un test comparativo su wafer di MOSFET in SiC effettuato presso il nostro laboratorio applicativo:
| Metodo | Dimensioni dei chip di SiC (in alto) | Resistenza dello stampo (flessione a 3 punti, MPa) | Durata della lama (tagli/lama) |
|---|---|---|---|
| Solo lama | 15 – 25 µm | ~600 | ~3,000 |
| Laser + lama | < 5 µm | ~950 | ~8,000 |
| Ablazione laser completa | < 2 µm | ~1,100 | Non applicabile (solo laser) |
I dati dimostrano chiaramente che gli approcci ibridi o interamente laser migliorano drasticamente la resistenza del chip, un parametro critico per i dispositivi di potenza in SiC che devono resistere a cicli termici da -40 °C a +175 °C.
Integrazione dei quattro passaggi: il concetto di linea di processo GeekValue
Una frequente causa di perdita di resa è il passaggio non sincronizzato tra la macchina per il montaggio del nastro, la smerigliatrice, la macchina per la pulizia e la sega per il taglio. I wafer lasciati esposti troppo a lungo dopo la smerigliatura assorbono umidità; una manipolazione eccessiva dopo la pulizia ricontamina le superfici. La linea di elaborazione dei wafer di GeekValue collega tutte e quattro le stazioni tramite un'interfaccia SECS/GEM comune e un mini-ambiente centrale che mantiene la pulizia di classe ISO 3. I pod SMIF o le cassette aperte sono tracciati tramite RFID e il MES riceve dati in tempo reale su TTV, conteggio delle particelle di pulizia e dimensione dei frammenti di taglio per ogni wafer.
Per un cliente che sta passando dalla produzione di SiC da 8 pollici a quella da 12 pollici, abbiamo recentemente consegnato una linea completa che ha raggiunto una resa al primo passaggio di 99.2% Entro tre settimane dall'installazione, grazie soprattutto al controllo a circuito chiuso e ai parametri di processo uniformi su tutti i moduli. I nostri ingegneri applicativi sono rimasti in loco durante l'intera fase di qualificazione, perfezionando la sequenza di grana della mola per la specifica struttura dello strato epitassiale di SiC del cliente.
Trovare il partner giusto per le attrezzature di diradamento e taglio a cubetti
La valutazione del prezzo di una macchina per la rettifica e l'assottigliamento dei wafer non si limita al solo costo iniziale. È necessario considerare il costo dei materiali di consumo (mole abrasive, lame di taglio, nastro UV), la stabilità del TTV (Total Ray Value) durante la vita utile della mola e l'assistenza per il modulo laser, qualora si lavori con SiC o GaN. GeekValue offre un modello trasparente di costo totale di proprietà (TCO) e una garanzia completa di 24 mesi su tutte le apparecchiature per la lavorazione dei wafer. Il nostro centro ricambi a Singapore e in Europa garantisce la consegna dei materiali di consumo critici al vostro stabilimento entro 48 ore.
Se stai affrontando problemi con la scheggiatura dei wafer sottili, la resa del taglio del GaN o i guasti di incollaggio correlati alle particelle, contatta il nostro team per una revisione del processo o una dimostrazione registrata della nostra più recente sega per il taglio di dischi da 12 pollici e del pulitore per wafer singoli in azione.