SoC Modular Advantest T2000 dan Sistem Ujian Semikonduktor Isyarat Campuran
Sistem ujian semikonduktor modular Advantest T2000 untuk SoC, digital, isyarat campuran, PMIC, d automotif
Peralatan ujian automatik semikonduktor menggunakan rangsangan elektrik yang diprogramkan pada IC, mengukur tindak balas dan menentukan sama ada peranti tersebut memenuhi spesifikasinya. Layari sistem ATE yang tersedia untuk SoC, digital, isyarat campuran, PMIC dan aplikasi berkaitan, kemudian padankan konfigurasi penguji dengan peranti, peringkat ujian dan sasaran pengeluaran anda.
Semak koleksi peralatan semasa, kemudian sahkan modul yang dipasang, kepala ujian, perisian, status penentukuran dan perkakasan antara muka sistem sebenar yang disebut harga.
Sistem ujian semikonduktor modular Advantest T2000 untuk SoC, digital, isyarat campuran, PMIC, d automotif
Sistem ATE bukan sahaja dipilih berdasarkan kiraan pin atau jenama. Sumber penguji yang diperlukan datang daripada fungsi elektrik di dalam IC sasaran.
Kelajuan digital, ketepatan analog, kuasa peranti, keupayaan arus tinggi, penangkapan imej dan sumber RF mungkin semua mengubah gabungan platform dan modul yang betul.
Semak Keperluan Ujian PerantiKejayaan penyusunan wafer atau ujian akhir bergantung pada isyarat lengkap dan laluan mekanikal. Penguji, perkakasan antara muka, penyiasat atau pengendali, perisian dan aliran data pengeluaran mesti berfungsi sebagai satu sel.
Menetapkan acuan wafer atau peranti yang dibungkus, mengawal sentuhan dan mungkin menyediakan penyaman suhu.
Kad prob, papan beban, soket, pemasangan pogo dan kabel membawa rangsangan dan pengukuran.
Modul digital, analog, kuasa dan parametrik menyediakan sumber elektrik yang diperlukan oleh DUT.
Corak, had, masa, jujukan pengukuran dan logik binning melaksanakan pelan ujian peranti.
Keputusan beralih kepada analisis hasil, kebolehkesanan, MES dan sistem kawalan pengeluaran.
Membeli kerangka utama ATE tanpa antara muka dan perisian yang betul boleh menyebabkan sistem tidak dapat digunakan untuk produk sasaran. Sahkan sel ujian yang lengkap sebelum membandingkan sebut harga.
Terokai Penyelesaian Ujian & Pengendalian →Penguji elektrik mungkin menyokong kedua-dua peringkat, tetapi antara muka mekanikal, perkakasan sentuhan, paralelisme dan aliran pengeluaran adalah berbeza.
Ujian elektrik dilakukan secara langsung pada acuan sebelum dipotong dadu. Sel memerlukan kad prob, aliran peta wafer, keadaan chuck dan antara muka prob yang betul.
IC yang dibungkus dibentangkan ke soket, diuji secara elektrik dan disusun mengikut keputusan. Sel memerlukan pengendali, HIFIX, kontaktor, papan beban dan tetapan suhu yang sepadan.
Pembeli ATE sering membandingkan harga belian terlebih dahulu, tetapi ekonomi pengeluaran biasanya didorong oleh masa ujian, kiraan tapak selari, kadar ujian semula, kestabilan sentuhan dan penggunaan sistem.
Penguji berkos rendah boleh menjadi mahal jika ia kekurangan saluran, instrumen atau kapasiti antara muka yang diperlukan untuk pelan berbilang tapak yang dimaksudkan. Konfigurasi yang terlalu besar juga boleh menyebabkan modal terbiar.
Sasaran praktikal ialah konfigurasi sistem yang menyediakan liputan dan daya pemprosesan yang diperlukan tanpa membayar untuk instrumen yang tidak akan digunakan oleh peranti tersebut.
Penguji semikonduktor terpakai tidak boleh dinilai hanya dari nama platform. Minta inventori perkakasan, perisian dan antara muka yang lengkap yang dikaitkan dengan mesin sebenar.
Nilai sistem ATE yang digunakan bergantung pada sumber yang dipasang dan sama ada ia sepadan dengan program ujian sasaran.
Sahkan jenis bingkai, kiraan slot, model kepala ujian, penyejukan udara atau cecair dan keperluan kuasa.
Minta senarai modul digital, analog, PMU, DPS, kuasa tinggi atau tangkapan imej yang tepat.
Pastikan pengawal, sistem pengendalian dan perisian menyokong instrumen yang dipasang.
Kenal pasti apa yang disertakan dan apa yang mesti direka bentuk atau diperoleh secara berasingan untuk DUT.
Semak tarikh penentukuran, status penghidupan, rekod diagnostik dan aplikasi sebelumnya.
Jelaskan sokongan kepala ujian, pembungkusan eksport, pelantar, pemasangan dan penentukuran pasca penghantaran.
Gunakan pautan ini apabila keperluan melangkaui penguji itu sendiri atau apabila peringkat ujian masih perlu ditakrifkan.
Semak bagaimana probing wafer, pengendalian ujian akhir dan sumber ujian elektrik berfungsi bersama daripada ujian CP hinggalah pengisihan peranti berpakej.
Baca Panduan Ujian Semikonduktor →Jawapan kepada soalan lazim tentang peralatan ujian automatik, integrasi sel ujian dan konfigurasi sistem terpakai.
Ia menggunakan rangsangan digital, analog, kuasa atau parametrik yang diprogramkan pada litar bersepadu, mengukur tindak balas dan membandingkan keputusan dengan had ujian. Peranti tepat yang boleh diuji bergantung pada instrumen, perisian dan antara muka DUT yang dipasang.
ATE menjana dan mengukur isyarat elektrik. Pengendali ujian menggerakkan peranti yang dibungkus, mengawal suhu ujiannya, meletakkannya ke dalam kontaktor dan menyusunnya mengikut keputusan yang dikembalikan oleh penguji.
Berpotensi, ya. Penguji yang sesuai boleh menyambung kepada prob wafer untuk ujian CP atau pengendali untuk ujian akhir, tetapi setiap peringkat memerlukan perkakasan antara muka, penyelesaian hubungan, aliran perisian dan integrasi pengeluaran yang berbeza.
Mulakan daripada fungsi peranti. Platform SoC umum boleh menggabungkan sumber digital, analog dan kuasa, manakala memori, RF/mmWave atau aplikasi berkuasa tinggi mungkin memerlukan instrumentasi khusus atau platform khusus.
Kerangka utama, kepala ujian, kuantiti modul, semakan, lesen perisian, status penentukuran, perkakasan antara muka dan aksesori yang disertakan mungkin sangat berbeza. Senarai konfigurasi lengkap diperlukan sebelum membandingkan nilai.
Hantar peranti atau aplikasi sasaran, platform atau model pilihan, peringkat ujian, sumber digital atau analog yang diperlukan, kiraan tapak yang dijangkakan, maklumat antara muka semasa, keadaan mesin pilihan, destinasi dan jadual.
Kongsikan aplikasi semikonduktor, sumber ujian yang diperlukan, peringkat isihan wafer atau ujian akhir, jenama atau model pilihan, keadaan dan destinasi. Kami akan menyemak konfigurasi sistem yang tersedia dan bahagian sel ujian yang hilang.